verilog2vhdl 30SEP2012

verilog2vhdl是已經被開發用於那些誰想要轉換現有的Verilog設計成VHDL＆NBSP一個實用程序;生成的VHDL可能不能原樣工作，可能需要一些手動校正，以確保該VHDL數據類型匹配。這為了讓獨立的IT平台和捆綁為一個可執行的JAR文件被開發的Java（1.6.x版）。點擊這裡下載這個免費的翻譯為Linux平台，點擊這裡下載它的Windows。用法：verilog2vhdl -in simple_and.v -top...