systemverilog 1.3

SystemVerilog的是一個Vim插件，提供了語法高亮的SystemVerilog。IEEE 1800 SystemVerilog的是業界第一個統一的硬件描述和驗證語言（HDVL）標準。 SystemVerilog的是建立IEEE 1364 Verilog語言的一個重要延伸。關於Vim的：VIM是首次發布由布拉姆Moolenaar專門在1991年為Amiga計算機的文本編輯器。...