SVEditor

SVEditor 1.6.7

SVEditor是實現Java和基於著名的和強大的Eclipse IDE的開源圖形項目,用於編輯的Verilog和SystemVerilog files.Features在glanceThe應用程序提供了基本的集成開發環境使用掃描儀類似於對的ctags提取SystemVerilog和Verilog源文件中的信息。它被設計成容忍的錯誤,以及忽略未識別語言構造。在一些SVEditor&rsquo的的;...

GTKWave

GTKWave 3.3.89 更新

GTKWave 是使用GTK +工具包構建的開源VCD / EVCD / LXT / Synopsis .out格式電子波形查看器。 GTKWave能夠讀取LXT,VZT,LXT2,GHW和FST文件。這是一個跨平台的軟件,可以在Linux,Mac OS和X和Windows系統上運行。 這個版本中的新功能 修復了小Tcl錯誤。添加了highlight_wavewindow...

gEDA

gEDA 1.8.2 / 1.9.0

gEDA的是一個開源項目,致力於生產全GPL的一套電子設計自動化工具。這些工具用於電路設計,仿真,樣機,原理圖捕獲和生產 什麼在此版本中是新的: < LI> gEDA的現在與狡詐2.x的兼容(推薦)。系統大大擴展計劃API已經被添加到gEDA的/...

ngspice

ngspice 26

Ngspice是一個開源的,免費的,實施C和設計為最初的基礎上SPICE3F5,XSPICE和Ciber1b1電路simulators.Improves混合信號和混合級電路仿真器的跨平台的圖形和命令行軟件SPICE3F5電路simulatorThe應用程序和rsquo的;的主要目標是提高SPICE3F5電路仿真器,以及支持盡可能多的操作系統成為可能。此外,Ngspice增加了許多新功能,增強功能和bug修復的電路仿真器,在一個glanceAmong它的亮點,我們可以提到一個內置的腳本語言,可以讓用戶控制流添...

KiCad EDA

KiCad EDA 4.0.7 / 5.0.0 RC2 更新

KiCad EDA 是一個開源,免費分發和跨平台的圖形軟件,可幫助用戶輕鬆創建印刷電路板和電子原理圖圖稿。它包括3D可視化功能和眾多有吸引力的功能,包括現代且易於使用的圖形用戶界面。包括幾個組件該應用程序由一個項目經理和四個主要程序組成,例如名為Eeschema的原理圖編輯器,名為Pcbnew的PCB佈局程序,用於電路設計的組件的足跡選擇器工具,稱為Cvpcb,以及Gerbview, Gerber觀察器,也稱為文件photoplotter。KiCad EDA入門在GNU /...

FidoCadJ

FidoCadJ 0.24.3

FidoCadJ是一個開源softwre設計作為一個非常容易使用的編輯器的電氣足跡和符號。 您可以使用FidoCadJ繪製原理圖電子以及小的PCB。圖紙可以在眾多的圖形格式,如PDF,PGF出口,EPS乳膠,SVG,PNG,JPG或。FidoCadJ是一個跨平台的,在Linux和Mac OS X和Windows操作系統的測試 什麼是此版本中的新: < ul>...

Electric

Electric 9.04

電器是一個開源的,完整的,圖形化的電子設計自動化(EDA)系統用Java編程語言。電動VLSI設計系統被設計用來處理各種形式的電路設計,其中包括:定制IC版圖,原理圖捕獲(數字和模擬),文本語言,如Verilog和VHDL,可編程邏輯(FPGA)器件,以及更多。用Java編寫的,電是一個獨立於平台的應用程序,支持Linux / UNIX,Microsoft Windows和Mac OS&NBSP;&X NBSP;操作系統。電器是一個官方GNU&NBSP;包。甲骨文公司支持電動軟件的開發過程 ...

ASCO

ASCO 0.4.9

ASCO又名一個SPICE電路優化是一個開源項目,旨在把電路優化功能,以現有的SPICE仿真器,採用了高性能並行差分進化(DE)優化算法。目前,ASCO包括開箱即裝即用的支持HSPICE(R),雅都(TM)的LTspice(TM),Qucs,ngspice和幽靈(R)。與ASCO可以重複使用和優化現有的電路,完全重新設計的SPICE網表描述了一個新的電路,輕鬆地探索新的工​​作點,遷移工作設計一個更複雜的半導體技術,增加一個已經設計電路的收益率和穩健性,等等 什麼是此版本中的新: ...

Dolphin Smash

Dolphin Smash 5.20.1

海豚粉碎是PCB及IC設計自由混合信號和多語言仿真器。它擴展了其功能的混合信號靈敏度分析和代碼覆蓋率,以識別電路弱點的DFM意識的設計和檢測測試平台虛擬瑕疵。 什麼是新的本新聞稿中: 在該版本改善了大型的Verilog文件加載運行時與港口的重要數量和實現支持.malias指令的一個別名分配給一個模型或子電路的名稱,連同一些細微的修改。 什麼是5.19.0版本,新的: 在這個版本實現了以行為模型的實例化重大改進(HDL /...